三、简答题：（每题5分，共10分）
1、请说明指令周期、机器周期、时钟周期之间的关系？


2、请给出4种提高存储器速度的措施。



四、综合题
1、（本题7分）某机采用微程序控制器，其微程序有18种微指令操作（采用直接控制法，即水平微指令）有8个转移控制状态（采用译码形式），微指令格式中的下址字段7位。该机器指令系统采用4位定长操作码，平均每条指令由7条微指令组成。问：
（1）该微指令的格式中，操作控制字段和判别测试字段各有几位？控存的容量是多少（字数x字长）？（4分）
（2）该机指令系统共有多少条指令？需要多少容量的控存？上述的控存是否合理？
操作控制字段 判别测试字段 下址字段


2、（本题12分）设浮点数的格式为：阶码4位，包含一位符号位，尾数5位，包含一位符号位，阶码和尾数均用补码百世，排列顺序为：
阶符（1位） 阶码（3位） 数符（1位） 尾数（4位）
则按上述浮点数的格式：
（1）若（X）10=22/64，（Y）10=-2.75，则求X和Y的规格化浮点数表示形式。（6分）
（2）求［X+ Y］符（要求用补码计算，列出计算步骤）（6分）



3、(本题共10分)某机字长8位,CPU地址总线16位,数据总线8位,存储器按字节编址,CPU的控制信号线有:MREQ#(存储器访问请求,低电平有效),R(读写控制,低电平为写信号,高电平为读信号)。试问:
(1)若为该机配备2Kx8位的 Cache,每块8字节,采用2路组相联映像，试写出对主存地址各个字段的划分(标出各个字段的位数);若主存地址为3280H,则该地址可映像到 Cache的哪一组?(4分)
(2)若用4个8Kx4位的SRAM芯片和2个4K×8位的SRAM芯形成24K×8位的连续RAM存储区域,起始地址为000H,假设SRAM芯片YOU CS#(片选,低电平有效)和WE#(写使能,低电平有效)信号控制端。试画出SRAM与CPU的连接图,在图上标清楚地址译码连接,数据线、地址线、控制线连接(6分)



4、(本题共6分)参见下图数据通路,画出数据指令“A(R)R”的指令程图,其含义是将寄存器R1的内容传送至(R2)为地址的贮存单元中。标出各微操作信号序列。

以上是关于“2013年郑州大学计算机组成原理期末试题（二）”的相关资讯，想要更详细了解更多考研培训机构的相关情况，可以咨询咱们在线客服老师！